存儲(chǔ)器是一種具有記憶功能的接收、保存和取出信息的設(shè)備，是計(jì)算機(jī)的重要組成部分，是CPU最重要的系統(tǒng)資源之存儲(chǔ)器按在微機(jī)中的位置可分為主存儲(chǔ)器(內(nèi)存)、輔助存儲(chǔ)器(外存)和緩沖存儲(chǔ)器(緩存)三大類。內(nèi)存一般由半導(dǎo)體存儲(chǔ)器構(gòu)成，通常裝在計(jì)算機(jī)主板上，存取速度快，但容量有限;外存是為了彌補(bǔ)內(nèi)存容量的不足而配置的，如硬盤(pán)、軟盤(pán)等，外存容量大、成本低，所存信息既可修改也可長(zhǎng)期保存，但存取速度慢;緩存位于內(nèi)存與CPU之間，其存取速度非?？斓鎯?chǔ)容量更小，一般用來(lái)解決存取速度與存儲(chǔ)容量之間的矛盾，可提高整個(gè)系統(tǒng)的運(yùn)行速度。存儲(chǔ)器主要性能指標(biāo)是存儲(chǔ)容量、存儲(chǔ)速度和可靠性。

一、隨機(jī)存取存儲(chǔ)器RAM

計(jì)算機(jī)的內(nèi)存儲(chǔ)器由ROM和RAM兩部分組成。其中，只能讀不能寫(xiě)的存儲(chǔ)器，稱為只讀存儲(chǔ)器ROM;即能讀又能寫(xiě)的存儲(chǔ)器，叫做可讀寫(xiě)存儲(chǔ)器RAM。由于歷史上的原因，可讀寫(xiě)存儲(chǔ)器也被人們稱為隨機(jī)存取存儲(chǔ)器。

通常ROM中的程序和數(shù)據(jù)是事先存人的，在工作過(guò)程中不能改變，這種事先存人的信息不會(huì)因掉電而丟失，因此ROM常用來(lái)存放計(jì)算機(jī)監(jiān)控程序、基本輸入輸出程序等系統(tǒng)程序和數(shù)據(jù)8RAM中的信息則掉電就會(huì)消失，所以主要用來(lái)存放應(yīng)用程序和數(shù)據(jù)。

對(duì)存儲(chǔ)器的讀寫(xiě)或取出都是隨機(jī)的，通常要按順序隨機(jī)存取。按順序隨機(jī)存取有兩種方式: 一是先進(jìn)先出;二是后進(jìn)先出。

1.RAM的功能與結(jié)構(gòu)

RAM的電路結(jié)構(gòu)框圖如圖1所示。地址譯碼器:RAM中的每個(gè)寄存器都有一個(gè)編號(hào)，稱為地址。在每次讀/寫(xiě)信息時(shí)，只能和某一一個(gè)指定地址的寄存器之間進(jìn)行取出或是存入，此過(guò)程稱為訪問(wèn)存儲(chǔ)器。訪問(wèn)地址的是機(jī)器識(shí)別的二進(jìn)制數(shù)，送給地址譯碼器譯碼后，由相應(yīng)輸出線給出信號(hào)，控制被選中的寄存器與存儲(chǔ)器的I/O端子，使其進(jìn)行讀/寫(xiě)操作。
I/O控制器:為了節(jié)省器件引腳的數(shù)目，數(shù)據(jù)的輸人和輸出共用相同的I/O引腳。讀出時(shí)它們是輸出端，寫(xiě)人時(shí)它們又是輸入端，即一線二用，由讀/寫(xiě)控制線控制。I/O端子數(shù)決定于一一個(gè)地址中寄存器的位數(shù)。通常RAM中寄存器有五種輸人信號(hào)和一種輸出信號(hào):地址輸入信號(hào)、讀/寫(xiě)控制輸人信號(hào)、OE輸出控制信號(hào)、CS片選控制輸入信號(hào)、數(shù)據(jù)輸人信號(hào)和數(shù)據(jù)輸出信號(hào)。
片選控制:由于集成度的限制，通常要把許多片RAM組裝在一起構(gòu)成一臺(tái)計(jì)算機(jī)的存儲(chǔ)器。當(dāng)CPU訪問(wèn)存儲(chǔ)器時(shí)，存儲(chǔ)器中只允許一片RAM中的一個(gè)地址與CPU交換信息，其他片RAM不能與CPU發(fā)生聯(lián)系，所謂片選就是實(shí)現(xiàn)這種控制。通常一片RAM有1根或幾根片選線，當(dāng)某一片的片選線為有效電平時(shí)，則該片被選中，地址譯碼器的輸出信號(hào)控制該片某個(gè)地址與CPU接通;片選線為無(wú)效電平時(shí)，與CPU之間呈斷開(kāi)狀態(tài)。例如片選信號(hào)CS=“1"時(shí)，RAM禁止讀寫(xiě)，處于保持狀態(tài)，I/O口的三態(tài)門(mén)處于高阻抗?fàn)顟B(tài);CS="0”時(shí)，RAM可在讀/寫(xiě)控制輸人R/W的作用下作讀出或?qū)懭瞬僮鳌?br /> 存儲(chǔ)矩陣:存儲(chǔ)矩陣是存儲(chǔ)器的主體，含有大量的基本存儲(chǔ)單元。通常數(shù)據(jù)和指令是用-定位數(shù)的二進(jìn)制數(shù)來(lái)表示的，這個(gè)二進(jìn)制數(shù)稱為字，字的位數(shù)稱為字長(zhǎng)。存儲(chǔ)器以字為單位進(jìn)行存儲(chǔ)，為了存人和取出的方便，必須給每個(gè)字單元以確定的標(biāo)號(hào)，這個(gè)標(biāo)號(hào)稱為地址，不同的字單元具有不同的地址。存儲(chǔ)器的容量由地址碼的位數(shù)m決定，當(dāng)?shù)刂反a的位數(shù)為n，長(zhǎng)的位數(shù)為m時(shí)，存儲(chǔ)器內(nèi)含2nXm個(gè)存儲(chǔ)單元。
2.RAM的存儲(chǔ)單元電路
存儲(chǔ)單元是RAM的核心部分，RAM字中所含的位數(shù)是由具體的RAM器件決定的，可以是4位、8位、16位和32位等。每個(gè)字是按地址存取的。一般操作順序是:先按地址選中要進(jìn)行讀或?qū)懖僮鞯淖?，再?duì)找到的字進(jìn)行讀或?qū)懖僮?。打一比?存儲(chǔ)器好比一座宿舍樓，地址對(duì)應(yīng)著房間號(hào)，字對(duì)應(yīng)著房間內(nèi)住的人，位對(duì)應(yīng)床位。
存儲(chǔ)器按功能的不同可分為靜態(tài)和動(dòng)態(tài)兩類，按所用元件的類型又可分為雙極型和單極型兩種。雙極型存儲(chǔ)單元速度快，單極型存儲(chǔ)單元功耗低容量大。在要求存取速度快的場(chǎng)合常用雙極型RAM電路;在對(duì)速度要求不高的場(chǎng)合，常用單極型存儲(chǔ)器。下面主要以單極型存儲(chǔ)器為例介紹RAM的工作原理。
(1)靜態(tài)RAM存儲(chǔ)單元

T1和T2、T3和T4分別構(gòu)成兩個(gè)反相器，如圖2所示。兩個(gè)反相器交叉耦合又構(gòu)成了基本觸發(fā)器，作為儲(chǔ)存信號(hào)的單元，當(dāng)Q=1時(shí)為“1”態(tài)，Q=0時(shí)為“0”態(tài)。T5和T6是門(mén)控管，其導(dǎo)通和截止均受行選擇線控制。
當(dāng)行選擇線為高電平時(shí)，T5、T6導(dǎo)通，觸發(fā)器輸出端與位線接通;當(dāng)行選擇線為低電平時(shí)，T5、T6截止，存儲(chǔ)單元和位線斷開(kāi)。
(2)動(dòng)態(tài)RAM存儲(chǔ)單元
一個(gè)MOS管和一個(gè)電容即可組成一個(gè)最簡(jiǎn)單的動(dòng)態(tài)存儲(chǔ)單元電路，如圖3所示。

寫(xiě)入時(shí)，送到數(shù)據(jù)線上的二進(jìn)制信號(hào)經(jīng)T存人C中;讀出時(shí)，C的電平經(jīng)數(shù)據(jù)線讀出，讀出的數(shù)據(jù)經(jīng)放大后，再送到輸出端。
由于C和數(shù)據(jù)線的分布電容Co相并，因此C要損失部分電荷。為保持原有信息不變，使放大后的數(shù)據(jù)同時(shí)回送到數(shù)據(jù)線上，對(duì)C應(yīng)進(jìn)行重寫(xiě)，稱為刷新。對(duì)長(zhǎng)時(shí)間無(wú)讀/寫(xiě)操作的存儲(chǔ)單元，C會(huì)緩慢放電，所以存儲(chǔ)器必須定時(shí)對(duì)所有存儲(chǔ)單元進(jìn)行刷新，這是動(dòng)態(tài)存儲(chǔ)器的特點(diǎn)。
3.RAM的容量擴(kuò)展
RAM的容量由地址碼的位數(shù)n和字的位數(shù)m共同決定。因此常用的容量擴(kuò)展法有位擴(kuò)展、字?jǐn)U展和字位擴(kuò)展三種形式。如果一片RAM中的字?jǐn)?shù)已經(jīng)夠用，而每個(gè)字的位數(shù)不夠用時(shí)，可采用位擴(kuò)展連接方式解決。其數(shù)據(jù)位的擴(kuò)展方法是將各個(gè)RAM的地址碼并聯(lián)，片選端并聯(lián)，如圖4所示。

圖5所示為RAM字?jǐn)U展的典型實(shí)例:利用兩片1024字x4位的RAM器件構(gòu)成2048字x4位的RAM。利用地址碼的最高位A10控制RAM器件的片選Cs端，以決定哪一片RAM工作。地址碼的低A0~A9并聯(lián)接到兩片RAM的地址輸人端。兩片RAM的數(shù)據(jù)輸人/輸出端(I/O 1~4)按位對(duì)應(yīng)地并聯(lián)使用。字位同時(shí)擴(kuò)展連接較復(fù)雜，如圖6所示。

16片1024X4位的RAM和3線-8線譯碼器74IS138相接，可擴(kuò)展三個(gè)地址輸人端，構(gòu)成一個(gè)8kx4位的RAM。
二、 可編程邏輯器件
可編程邏輯器件屬于只讀存儲(chǔ)器ROM，其方框圖與RAM相似。
ROM將RAM的讀寫(xiě)電路改為輸出電路;ROM的存儲(chǔ)單元由一些二極管、MOS管及熔絲構(gòu)成，結(jié)構(gòu)比較簡(jiǎn)單。
1.只讀存儲(chǔ)器ROM的基本結(jié)構(gòu)
只讀存儲(chǔ)器在工作時(shí)只能進(jìn)行讀出操作，基本結(jié)構(gòu)如圖7所示。只讀存儲(chǔ)器ROM的特點(diǎn)是:存儲(chǔ)單元簡(jiǎn)單，集成度高，且掉電時(shí)數(shù)據(jù)不會(huì)丟失。

2.可編程邏輯器件的存儲(chǔ)單元
只讀存儲(chǔ)器ROM存人數(shù)據(jù)的過(guò)程稱為“編程”。根據(jù)編程方式的不同，可分為內(nèi)容固定的ROM，一次性編程的PROM、可多次編程的EPROM和電改寫(xiě)的EEPROM。早期制造的PROM可編程邏輯器件的存儲(chǔ)單元是利用其內(nèi)部熔絲否被燒斷來(lái)寫(xiě)人數(shù)據(jù)的，因此只能寫(xiě)人一次，使其應(yīng)用受到很大限制。目前使用的PROM可多次寫(xiě)人，其存儲(chǔ)單元是在MOS管中置人浮置柵的方法實(shí)現(xiàn)的。

浮置柵型PMOS管的結(jié)構(gòu)原理圖如圖8所示，浮置柵被包圍在絕緣的二氧化硅之中。寫(xiě)人時(shí)，在漏極和襯底之間加足夠高的反向脈沖電壓把PN結(jié)擊穿，雪崩擊穿產(chǎn)生的高能電子穿透二氧化硅絕緣層進(jìn)入浮置柵中。脈沖電壓消失后，浮置柵中的電子無(wú)放電回路而被保留下來(lái)。
浮置柵PMOS寫(xiě)入數(shù)據(jù)后，帶電荷的浮置柵使PMOS管的源極和漏極之間導(dǎo)通，當(dāng)字線選中某一存儲(chǔ)單元時(shí)，該單元位線即為低電平，如圖9所示;若浮置柵中無(wú)電荷(未寫(xiě)入)，浮置柵PMOS管截止，位線為高電平。當(dāng)用戶需要改寫(xiě)存儲(chǔ)單元中的內(nèi)容時(shí)，要用紫外線或X射線照射擦除，使浮置柵上注人的電荷形成光電流泄漏掉，EPROM可恢復(fù)原來(lái)未寫(xiě)人時(shí)的狀態(tài)，因此又可重新寫(xiě)人新信息。

利用光照抹掉寫(xiě)人內(nèi)容需要大約30min的時(shí)間。為了縮短抹去時(shí)間，人們研制出了電擦除方式。電擦除的速度一般為ms數(shù)量級(jí)，其擦除的過(guò)程就是改寫(xiě)的過(guò)程，改寫(xiě)以字為單位進(jìn)行的。電擦除的EEPROM既可以在掉電時(shí)不丟失數(shù)據(jù)，又可以隨時(shí)改寫(xiě)寫(xiě)，人的數(shù)據(jù)，重復(fù)擦除和改寫(xiě)的次數(shù)可達(dá)1萬(wàn)次以上。
3.可編程邏輯器件
可編程邏輯器件常簡(jiǎn)稱為PLD( programmable logic device ) ，按編程方式可分為掩膜編程和現(xiàn)場(chǎng)編程。掩膜編程是由生產(chǎn)廠家采用掩膜工藝專門(mén)為用戶制作;現(xiàn)場(chǎng)編程則是由用戶在工作現(xiàn)場(chǎng)進(jìn)行編程，以實(shí)現(xiàn)所需要的邏輯功能。
任意一個(gè)邏輯函數(shù)都可以寫(xiě)成與一或表達(dá)形式，所以可編程邏輯器件的基本結(jié)構(gòu)是一個(gè) 與陣列和一個(gè)或陣列，如圖10所示。

PLD有較大的與或陣列，其邏輯圖的畫(huà)法也與傳統(tǒng)的畫(huà)法有較大的區(qū)別。
(1)可編程邏輯陣列(PLA)
可編程邏輯陣列PLA在存儲(chǔ)器中的主要應(yīng)用是構(gòu)成組合邏輯電路中，例如可用PLA實(shí)現(xiàn)4位二進(jìn)制數(shù)轉(zhuǎn)換為Gray碼(格雷碼，又叫循環(huán)二進(jìn)制碼或反射二進(jìn)制碼)的電路。
PLA的特點(diǎn):與陣列和或陣列都可以編程。PLA中的與陣列被編程產(chǎn)生所需的全部與項(xiàng);PLA中的或陣列被編程完成相應(yīng)與項(xiàng)間的或運(yùn)算并產(chǎn)生輸出，如圖11所示。

PLA大大提高芯片面積的有效利用率。
(2)可編程陣列邏輯(PAL)
可編程陣列邏輯PAL的速度高且價(jià)格低，電路輸出結(jié)構(gòu)形式有多種，因此可以方便地進(jìn)行現(xiàn)場(chǎng)編程，所以大受用戶歡迎。
為實(shí)現(xiàn)時(shí)序邏輯電路的功能，可編程陣列邏輯PAL在或門(mén)和三態(tài)廣之間加人D觸發(fā)器，并且將D觸發(fā)器的輸出反饋回與陣列，如圖12所示，從而使PAL的功能大大提高。與同樣位數(shù)的PLA相比，PAL不但減少了編程點(diǎn)數(shù)，而且也簡(jiǎn)化了編程工作，更加有利于輔助設(shè)計(jì)系統(tǒng)的開(kāi)發(fā)。

PAL編程是按“熔絲圖”進(jìn)行的，圖13所示為實(shí)現(xiàn)“異或”函數(shù)的熔絲圖，圖中“x”表示熔絲保留，而無(wú)“x”的交點(diǎn)表示熔絲燒斷。

由于PAL采用雙極型熔絲工藝，工作速度較高，但由于與陣列的“熔絲”工藝，因此只能進(jìn)行一次編程，而且需要在專門(mén)的編程器上進(jìn)行編程，所以其應(yīng)用仍受到限制。